顯示結果從 1 到 10 共計 1660 條

查看主題

  1. 2013-08-28, 10:07 AM #10
    JPL
    JPL 目前離線 輕微發燒級
    註冊日期
    2008-11-15
    文章
    24
    Thanks
    15
    Thanked 30 Times in 14 Posts

    預設

    引用 作者: jlee 查看文章
    當真是意料之外。如果都只有一步驟用 FPGA，應該沒什麼差異才是。而最大的差異應該是由 USB 或是由 SPDIF 來的才是。

    請問是用那一台 DA？解碼架構？
    當真是意料之外? 會嗎? 連我的拙耳都聽得出來丫!
    Playback Design MPD-3 DAC搭J River 18
    解碼架構？這題我不會! 煩請jlee兄自己回答比較清楚
    回覆時引用此篇文章 回覆時引用此篇文章

  2. The Following 2 Users Say Thank You to JPL For This Useful Post:

    Eton,john925
« 上一主題 | 下一主題 »

發文規則

  • 您不可以發表新主題
  • 您不可以發表回覆
  • 您不可以上傳附件
  • 您不可以編輯自己的文章
  •  

討論區規則