走向超值而極緻的 HI-FI電腦訊源（連載）

[Higuma]

除了process以外, 音樂相關的中斷控制最好也能夠交給相同的CPU.

只是不知道windows裡的中斷能不能指定CPU.

一般介面下沒有開放這功能,不確定registry裡有沒有相關設定.

[psycho]

感謝很多網友一起共同分享，這個討論串的知識多到消化不完了！...:

Poppulse PC-link II 用的晶片是CM-108, [恕刪]小弟用來驗收的唱片, 算是很雜吧. 您推薦的新天新地代理的CD, 無論是新舊錄音, [恕謝] .

CM-108是最低階的沒錯，不過純粹談數位輸出可能不輸給PCM2704，但是無論如何這都是不及格的晶片，你居然能改裝成功我實在是佩服到昏倒而痛哭流涕.....:)

不過你改裝的 CM-108 贏過市面上公認的優秀 USB DDC 我一點都不驚訝！沒有贏才該死呢....:P 因為這些成名的『USB DDC音響商品』，為了怕CAT播放太正確會殺音響、殺錯誤錄音，絕大多數都進行嚴重的加料！HIFACE、AP1都是加料加到我寧可使用03 USD的例子，只是在正確的CAT之下，這兩者的加料還不至於加到輸給了CDP，我才勉為其難不 K 他們。

我心裡隱隱覺得 USB DDC的性能可能己經到頂，再來談好聽與好賣恐怕都是比加料了，所以我才改成玩『改裝』的。

bchsieh 的改裝品可以借我聞香一下嗎？謝謝謝謝謝謝謝謝謝謝謝謝謝謝謝....:)

再者，原來你也是使用殺音響錄音，那我就敢保證你改裝的CM108一定沒有問題了！這下子我更好奇了！

不過，因為你是使用單工簡化LINUX+低性能USB DDC，我可能會預期你的聲音走向可能偏向 drkao派 CAT而不是我目前的 JPLAY派CAT。

如果 YU-STUDIO的 『分離式USB線』稍微修改
在電源方面的 Type A 頭改用常見的 2.1/2.5mm的頭

既然有那麼多好的工業用電供
應該很容易買個工業用的交換式電源
直接提供電流更大、更好的供電

YU-STUDIO的線材通通可以跟老闆連絡後，訂製自己想要的規格喔！我早就訂了一大規特殊規格了....:)

重點是這種工業用交換式電源，雖然 A 數越大越好，但是 5A 以上就開始邊際效率遞減，只有進行改裝才能突顯 20A > 10 A > 5A，否則差異還真的不會太大。我會用到20A，是因為恐嚇勒索搶劫 rendzaw幫我改裝的。

也就是說，除了A數外，還是有些音響玩家在乎的東東是這種電源設計者沒有考慮到的。

目前網路上對於電腦電供的評論偏向客觀取向的有這位 港都狼窩 WolfLSI's Den。 大家有沒有辦法從他的測量圖表，推測那一台電源適合玩 HTPC？

[ccsu]

感謝psycho
對這架構與連接比較了解，還有些問題
1.從03 USD以RCA端子頭輸出接到PCM1794端的端子頭也是RCA形式嗎？是RCA to RCA? 還是RCA to COAX？
看圖片PCM1794背板樹輸入介面只有COAX與方口光纖，對線材不了解，怕買錯了，可以鏈結網頁給我參考嗎？
2.另外你說比較難找的BNC線材指的是指這類的嗎? http://ppt.cc/Kc_i http://ppt.cc/i4__
3.USB電源/訊號分離線的電源端接到交換式電源，使用上是要先通電再開電腦嗎？還是哪個先都可以？
謝謝

[LSP000]

......
AES/EBU的優點, 在小弟看來, 大致有下列幾項:
1. 訊號強度高 (2-7V), 而SPDIF只有(0.5V). 所以相比之下不容易受到干擾.
2. 隔離地訊號. 平衡傳輸的優點之一, 就是地訊號可以完全不接. 所以在地訊號內的雜訊, 不會傳到DAC去.
3. 平衡傳輸的另一個優點, 就是非常強的抗干擾能力. 所有在傳輸過程中串入的共模干擾, 都會在接收端被抵消掉.

兄有能力 DIY, 如果有興趣, 還可以看看這篇. 不用花大錢, 也許就可以追求更 "極緻" 一點兒的境界.
SPDIF & Jitter

[bchsieh]

[恕刪]
CM-108是最低階的沒錯，不過純粹談數位輸出可能不輸給PCM2704，但是無論如何這都是不及格的晶片，你居然能改裝成功我實在是佩服到昏倒而痛哭流涕.....:)

不過你改裝的 CM-108 贏過市面上公認的優秀 USB DDC 我一點都不驚訝！沒有贏才該死呢....:P 因為這些成名的『USB DDC音響商品』，為了怕CAT播放太正確會殺音響、殺錯誤錄音，絕大多數都進行嚴重的加料！HIFACE、AP1都是加料加到我寧可使用03 USD的例子，只是在正確的CAT之下，這兩者的加料還不至於加到輸給了CDP，我才勉為其難不 K 他們。

我心裡隱隱覺得 USB DDC的性能可能己經到頂，再來談好聽與好賣恐怕都是比加料了，所以我才改成玩『改裝』的。

bchsieh 的改裝品可以借我聞香一下嗎？謝謝謝謝謝謝謝謝謝謝謝謝謝謝謝....:)

再者，原來你也是使用殺音響錄音，那我就敢保證你改裝的CM108一定沒有問題了！這下子我更好奇了！

不過，因為你是使用單工簡化LINUX+低性能USB DDC，我可能會預期你的聲音走向可能偏向 drkao派 CAT而不是我目前的 JPLAY派CAT。

[恕刪]

小弟聽過試過的器材不多, 改裝是不是真的成功, 小弟不敢說, 只是目前小弟自己和家人聽起來, 覺得還不錯罷了.

目前小弟的器材都還是在"改裝中"的階段, 也就是半成品的意思. 雖然發出小弟認為不錯的聲音, 但是仍有一大堆改機方案等待進行中. 目前光是備料的部份已經堆滿一個40公分X90公分X200公分的大櫃子了.

而且, 更重要的是, 小弟的系統是從前端到後端做完整的搭配. 以poppulse pclink II來舉例, 移除脈衝變壓器, 是因為DAC的輸入就已經有脈衝變壓器了, 而AES/EBU數位線也是小弟自製來配合做地線隔離. 如果單獨把poppulse pclink II拿到其他系統, 小弟就很難預料會有什麼表現了.
而從DAC類比輸出開始, 到後端之間的各級增益也都是為了小弟的系統量身訂製的, 所以單獨抽出一台機器拿到其他系統, 應該不容易搭配.

小弟雖然有使用您推薦的殺音響錄音來驗收改裝結果, 但是小弟只懂得聽聲音像不像真正的樂器, 其他的其實都聽不太出來. 如果由蘇教授您來聽的話, 一定不出幾秒就抓出一大堆毛病來.

[bchsieh]

兄有能力 DIY, 如果有興趣, 還可以看看這篇. 不用花大錢, 也許就可以追求更 "極緻" 一點兒的境界.
SPDIF & Jitter

多謝LSP000兄提供資訊.

小弟其實有研究過相關的改裝, 但小弟的結論和諸多網站及前輩不同.

以小弟的看法, 時脈和SPDIF分開傳, 就算是時脈源非常好, 也並不表示傳送後的時脈就能夠很準而沒有jitter. 時間訊號在傳送過程中, 有端子, 訊號線等等介面, 因為阻抗匹配以及電容效應的問題, 還是會產生jitter. 跟SPDIF相比, 只少了所謂的data dependent jitter, 其他該有的jitter都還是有. 所以問題仍然還是存在著. I2S應該也是有相同的問題.

以目前解決時脈精度的方案中, 小弟最認可的還是re-clock. 當然re-clock的實作有很多種不同的方式, 而效果可以是天差地遠. 但以小弟的觀念看來, re-clock才是真正能解決時脈問題的方法.

另外, 這篇連結的文章, 有些地方的論述和事實有所出入. 例如文中提到:
" maximum allowable jitter in order not to lose bits of precision should be about 1/(Fs*2^Bits). In our case, 1/(44100*65536) = 346 picoseconds."
翻成中文, 大意是說, 44.1KHz, 16bit的數位訊號, 所能容許最大的jitter為346ps.
雖然他說這只是個大約的估計值, 但跟真正的值其實差很大, 而且算法應該是有問題的.
真要如此估計, 算式應該是 1/(Fs*bits), 而不是 1/(Fs*2^bits).
根據IEC 60958標準, 44.1KHz, 16bit的SPDIF訊號, 容許的jitter為+/- 20ns, 跟這篇文章所算出來的數值差了兩個數量級.

文中還提到SPDIF是differential訊號. 但是小弟在IEC 60958裡面完全沒看到相關的論述.

另外文中比較了SPDIF和AES/EBU的差異, 其中提到 "In practice, many CD players have a transformer at their SPDIF output and many DACS have one at their SPDIF input too. So, the signal ends up being balanced anyway, and there are no ground loops."
這句話雖然沒有問題, 但卻會有誤導之嫌. 同軸SPDIF傳輸如果在DAC端有脈衝變壓器, 的確是能夠切斷地迴路, 也的確變成類似平衡傳輸.
但是因為同軸線的構造, 讓訊號雖然是平衡傳輸, 卻沒有平衡傳輸的優點.
平衡傳輸的優點之一是能夠抵消共模雜訊, 但如果要讓外界干擾變成共模雜訊, 傳輸線必須要是對稱結構而且正負兩條導線要盡可能靠近, 才能夠感染到相同大小的雜訊. 而同軸線的構造是負極包正極, 所以如果有外來雜訊, 正負極所感染的雜訊強度必定不同. 所以就算SPDIF接收和發射端皆有使用脈衝變壓器, 也不算真正擁有平衡傳輸的優點.

[LSP000]

......
小弟其實有研究過相關的改裝, 但小弟的結論和諸多網站及前輩不同.

以小弟的看法, 時脈和SPDIF分開傳, 就算是時脈源非常好, 也並不表示傳送後的時脈就能夠很準而沒有jitter. 時間訊號在傳送過程中, 有端子, 訊號線等等介面, 因為阻抗匹配以及電容效應的問題, 還是會產生jitter. 跟SPDIF相比, 只少了所謂的data dependent jitter, 其他該有的jitter都還是有. 所以問題仍然還是存在著. I2S應該也是有相同的問題.

以目前解決時脈精度的方案中, 小弟最認可的還是re-clock. 當然re-clock的實作有很多種不同的方式, 而效果可以是天差地遠. 但以小弟的觀念看來, re-clock才是真正能解決時脈問題的方法.
......

看資料這麼仔細, bchsieh 兄果然是高手, 就不用客氣啦! 很榮幸在網路上認識您.

那篇文章落落長, 小弟看完, 技術細節資料我沒什麼sense, 但有兩個觀念上的疑問, 想請 bchsieh 兄說說您的看法.

1. SPDIF 介面帶來的 JITTER, 若不妥善處理, 有小到可以忽略嗎? 和 psycho 兄苦心鑽研的 JITTER, 又到底哪個嚴重些?

2. 前述資料中, 個人對其最後一段 Clock injection 的附圖 (借用一下) 很有興趣.
該作者以 DAC 端的 Master clock 為準, 試圖
- 利用 DAC 端的 re-clock 讓 clock 的 jitter 影響減小;
- 利用 Clock injection 讓 前(Transport端) / 後(DAC端) 編碼, 解碼所用的時鐘同步.
這讓我聯想到許多前輩高手們, 用外部時鐘讓 CDP 和 DAC 同步, 證實可以得到最佳效果的手法.


不知您看法如何?

[bchsieh]

看資料這麼仔細, bchsieh 兄果然是高手, 就不用客氣啦! 很榮幸在網路上認識您.

那篇文章落落長, 小弟看完, 技術細節資料我沒什麼sense, 但有兩個觀念上的疑問, 想請 bchsieh 兄說說您的看法.

1. SPDIF 介面帶來的 JITTER, 若不妥善處理, 有小到可以忽略嗎? 和 psycho 兄苦心鑽研的 JITTER, 又到底哪個嚴重些?

2. 前述資料中, 個人對其最後一段 Clock injection 的附圖 (借用一下) 很有興趣.
該作者以 DAC 端的 Master clock 為準, 試圖
- 利用 DAC 端的 re-clock 讓 clock 的 jitter 影響減小;
- 利用 Clock injection 讓 前(Transport端) / 後(DAC端) 的時鐘同步.
這讓我聯想到許多前輩高手們, 用外部時鐘讓 CDP 和 DAC 同步, 證實可以得到最佳效果的手法.


不知您看法如何?

以下是小弟的看法:
1. SPDIF跟其他例如I2S等, 資料和時脈分開傳送的方式比較起來, 多了data dependent jitter. 不加以控制處理, 在其他因素不變的情況下 (例如使用相同數位線, 干擾環境相同等等), 一定會比I2S等傳送方式差.

2. 您貼的這張圖的做法, 就是小弟認同的做法之一. 這種做法跟利用外部時鐘同步轉盤和DAC比起來, 實際上好很多.
這張圖的重點, 其實是在時脈流的顏色. 紫色為乾淨的時脈, 藍色為髒的時脈.
時脈訊號一旦傳遠, 受干擾的可能性大增. 有時又為了要能夠傳遠一點, 加了buffer以增強訊號強度, 而這個buffer在增強訊號的同時, 其實也加入了jitter. 所以您可以看到時脈在過了buffer之後, 就從乾淨的時脈變成髒的時脈. 所以時脈源最好要放在reclock的旁邊, 而且reclock也最好要放在DA的旁邊, 因為好不容易把好的時脈合併到資料內, 如果要送到很遠的地方做DA, 那jitter又會串進來, reclock等於做白工.

用外部時鐘同步轉盤和DAC, 等於是上圖把時脈源移出轉盤和DAC, 所以送到轉盤和DAC的時脈, 就會都變成髒時脈. 因此不如這張圖的做法好.

嚴格說起來, 單純看"以相同時脈同步轉盤和DAC", 能處理的只有在PLL過程中出現的preamble jitter, 也就是轉盤內的時脈和DAC的時脈, 實際的震盪速度不同 (隨便舉例, 也就是可能一個是12MHz, 另一個為12.0000001MHz) 在鎖定時脈的時候所造成的jitter. 如果同步用的時脈源品質不好, jitter也不會小到哪裡去. 更進一步, 小弟認為如果時脈源的品質相同, 外部時鐘同步甚至也比不上沒有同步, 但時脈在reclock旁邊的做法 (也就是將上圖回灌到轉盤的時脈拿掉), 但前提是reclock的做法要夠好.

ps. 又發現一個有問題的地方.. 從re-clocking灌進DAC的時脈應該要是紫色的.

[LSP000]

以下是小弟的看法:
1. SPDIF跟其他例如I2S等, 資料和時脈分開傳送的方式比較起來, 多了data dependent jitter. 不加以控制處理, 在其他因素不變的情況下 (例如使用相同數位線, 干擾環境相同等等), 一定會比I2S等傳送方式差.

2. 您貼的這張圖的做法, 就是小弟認同的做法之一. 這種做法跟利用外部時鐘同步轉盤和DAC比起來, 實際上好很多.
這張圖的重點, 其實是在時脈流的顏色. 紫色為乾淨的時脈, 藍色為髒的時脈.
時脈訊號一旦傳遠, 受干擾的可能性大增. 有時又為了要能夠傳遠一點, 加了buffer以增強訊號強度, 而這個buffer在增強訊號的同時, 其實也加入了jitter. 所以您可以看到時脈在過了buffer之後, 就從乾淨的時脈變成髒的時脈. 所以時脈源最好要放在reclock的旁邊, 而且reclock也最好要放在DA的旁邊, 因為好不容易把好的時脈合併到資料內, 如果要送到很遠的地方做DA, 那jitter又會串進來, reclock等於做白工.

用外部時鐘同步轉盤和DAC, 等於是上圖把時脈源移出轉盤和DAC, 所以送到轉盤和DAC的時脈, 就會都變成髒時脈. 因此不如這張圖的做法好.

嚴格說起來, 單純看"以相同時脈同步轉盤和DAC", 能處理的只有在PLL過程中出現的preamble jitter, 也就是轉盤內的時脈和DAC的時脈, 實際的震盪速度不同 (隨便舉例, 也就是可能一個是12MHz, 另一個為12.0000001MHz) 在鎖定時脈的時候所造成的jitter. 如果同步用的時脈源品質不好, jitter也不會小到哪裡去. 更進一步, 小弟認為如果時脈源的品質相同, 外部時鐘同步甚至也比不上沒有同步, 但時脈在reclock旁邊的做法 (也就是將上圖回灌到轉盤的時脈拿掉), 但前提是reclock的做法要夠好.

與君一席話, 受益良多, 感謝!

1. 您技巧地避開了我問題一的核心. 好吧, 我自己承認, 我是想要請 psycho 兄再確認一下, USB 轉 SPDIF, 再同軸送至 DAC 這種 solution, 是有很多 "眉角" 需要注意的.

2. 請問我可不可以這樣想, 您的意思是, 如果在 DAC 中, 用 "時脈在 reclock旁邊的做法", 是不是只需要講究前端送來 SPDIF訊號 (圖中紅色箭線) 中的 Data (圖中綠色箭線) 部份, clock (圖中籃色箭線) 完全可忽略, 前後端 clock 有沒有同步一點也不重要?
這和原文作者的看法好像有很大出入, 是不是?

[bchsieh]

與君一席話, 受益良多, 感謝!

1. 您技巧地避開了我問題一的核心. 好吧, 我自己承認, 我是想要請 psycho 兄再確認一下, USB 轉 SPDIF, 再同軸送至 DAC 這種 solution, 是有很多 "眉角" 需要注意的.

2. 請問我可不可以這樣想, 您的意思是, 如果在 DAC 中, 用 "時脈在 reclock旁邊的做法", 是不是只需要講究前端送來 SPDIF訊號 (圖中紅色箭線) 中的 Data (圖中綠色箭線) 部份, clock (圖中籃色箭線) 完全可忽略, 前後端 clock 有沒有同步一點也不重要?
這和原文作者的看法好像有很大出入, 是不是?

1. 原來是小弟誤解了您的意思. USB轉SPDIF完全是另外一個題目了, 實在是沒辦法三言兩語說清楚. 很抱歉.

2. 前後端clock有沒有同步也是重要, 畢竟如果有同步, 理論上就可以避免preamble jitter. 但preamble jitter只是jitter中的其中一項, 光是同步前後端clock並沒有完全避免掉jitter的問題. 原文作者應該也沒有強調前後端clock同步很重要. 以小弟來看, 原文作者把重點放錯了.

小弟用下列三種組合來解釋上一篇的內容, 不知道會不會比較清楚.

a. 轉盤和DAC各自有時脈: 有preamble jitter, 但可能可以藉由好的reclock解決 (因為DAC的時脈在reclock旁邊).
b. 轉盤和DAC用外接時脈同步: 可避免preamble jitter, 但是由於時脈外接, 所以傳送到reclock的時脈已經髒了, 所以reclock之後的時脈還是可能有問題.
c. 轉盤用DAC回灌的時脈(也就是圖中所示): 可避免preamble jitter, 而且reclock可以獲得乾淨的時脈, 所以能夠把所有jitter壓低.

因此小弟才會認為: C > A > B, 但前提是時脈源的品質相同.