
-
2020-08-06, 09:35 AM
#5761
 作者: Higuma
其實我有一個想法,就是將已經很成熟的daphile依bc謝兄的建
議進行再編譯,例如核心插斷頻率設成11.025khz,只是:
1.我查不到daphile是否開源,允許他人再編譯
2.bc謝兄大概沒空幫我們編譯,需要有人熱心奉獻
Higuma兄您好,
小弟沒用過Daphile,不過看了一下diyaudio的討論,用的應該是一般的linux kernel加上realtime patch而已。
有人自己編譯後把Daphile原來的核心換掉。
所以基本上只要確定目前的Daphile用的核心版本之後,把原始碼抓回來,加上patch之後,就可以自編核心了。
 作者: sam0402
看到這裡,我又開始對Daphile有點興趣了,不知有沒有推薦的硬體?或是有討論的文?
另外請教一下BC大,核心插斷頻率設成11.025khz是不是指在 Linux kernel的 config_hz這裡處理?
還是要另外包driver?
山姆兄您好,是的,就是config_hz這個項目,但是config_hz的選項裡面並沒有11025Hz,而且最高好像也只有1~2KHz。
必須要修改核心原始碼,才能讓linux核心跑11025Hz。
除了這些,其實還有一些設定要注意,例如系統時鐘不要使用HPET,要使用TSC等等。
小弟多年前在友站討論過相關的主題,最後也有將小弟的設定檔、以及小弟修改過的核心patch全都提供給大家參考。
您如果有興趣的話,可以先看一下那一串。
http://www.myav.com.tw/bbs/showthrea...2&pagenumber=1
最後的系統設定和patch在討論的第80頁。
kernel boot parameters的設定在第69頁,部分kernel boot parameters的解釋放在第32頁。
此篇文章於 2020-08-06 11:01 AM 被 bchsieh 編輯。
-
The Following 8 Users Say Thank You to bchsieh For This Useful Post:
-
2020-08-06, 09:37 AM
#5762
 作者: Higuma
1.6G/1.6G應該不至於,因為我當年DDR3時代就是跑1.6G/0.8G。
小弟的linux用的是800M/400M。
-
The Following 7 Users Say Thank You to bchsieh For This Useful Post:
-
2020-08-06, 09:45 AM
#5763
 作者: psycho
[恕刪]
因為我狗運好,無論是 mcfifo 或 fifopi,都有非常明顯的 ian's味道(聲底);這是我敢質疑其固件待改進的原因。無論那三個fifo做得多麼有問題,三者是完全不同的供電與架構,居然出現了類似的聲底,還把我的 audiomat dac聲底轉變成日本職人dac的聲底了!如此實在太明顯,我聽到的一定是 ian's味道無誤。
我再說一個更誇張的,chinpunto全套線性電源的 fifopi,插在第三條110v專線還沒連上我的音響呢!我就己經聽到我的音響系統開始變成日本職人的dac了.......  相對的 samshu是交換式電源,就完全不會轉換我的聲底了。
也因此我才認為我真正『沒聽到』的,應該是日本職人dac的聲底。在我聽來,它幾乎完全變成 ian's味道 了;如果兩者走向剛好一致,那就算 testxx好運啦!
[恕刪]
教授您真的是黃金雙耳,連這樣都聽得出來。
小弟只有裝一套Ian's FIFO,沒聽過其他的Ian's FIFO裝機的聲音,所以沒辦法交叉比較出Ian's FIFO的聲底。
-
The Following 5 Users Say Thank You to bchsieh For This Useful Post:
-
2020-08-06, 09:50 AM
#5764
 作者: seafood
seafood兄您好,
「2MHz實時反饋實時補償」表示用的是交換式DC-to-DC,就如小弟之前提過的MPS降壓模組。
大黑盒裡面用的也是MPS的交換式DC-to-DC,將12V降壓成5V來用。
而樂之邦的下一代產品,根據他們提供的圖,一看就知道是直接從LT3042的datasheet上面截圖下來的。
所以不是spec跟LT3042一樣,而是根本就是LT3042。
輸出2A,表示他們用PNP或NPN擴流。
此篇文章於 2020-08-06 10:08 AM 被 bchsieh 編輯。
-
The Following 10 Users Say Thank You to bchsieh For This Useful Post:
-
2020-08-06, 11:43 AM
#5765
Hi stchen兄:
所以你是輸出給電供,再給器材?
那請問,您覺得給那個設備效果最明顯呢?聽說是dac?
如果是,給dac那段是怎麼接呢?一定要先給電供?變壓器直出給dac ok嗎?
感謝
我從使用 Tapatalk 的 GM1900 發送
-
The Following 3 Users Say Thank You to jimmypan For This Useful Post:
-
2020-08-06, 11:48 AM
#5766
-
The Following 9 Users Say Thank You to arnoldonomics For This Useful Post:
-
2020-08-06, 12:24 PM
#5767
 作者: bchsieh
jimmypan兄您好,您的悄已滿,請清理一下空間.. 
謝兄,感謝,已清
我從使用 Tapatalk 的 GM1900 發送
-
-
2020-08-06, 02:04 PM
#5768
-
The Following 7 Users Say Thank You to psycho For This Useful Post:
-
2020-08-06, 03:36 PM
#5769
 作者: psycho
"恕刪"
第二、I2S 的內部對齊演算法。這個就是 BC大魔王 給我的啟發了!  來自物理上不同的電路,一條是資料,一條是時脈。兩個資料要如何保證絕對是『同時送出去』?就算重新改編成SPDIF,要怎麼保證SPDIF的每段資料都是同時而均等的?
從工程科技上,會認為『同時』就是0.00000000000000000000001 NS 的誤差就叫逼進同時。
從知覺心理學上,只要『同時』的誤差是『某個常態分配』且平均值為0,知覺系統就可以絕對性地腦補成『0誤差』。
而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』?那就只有其內部人員才知道了!其實以我的類神經網路模型實力,要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單!不過,這樣的一個USB DDC,需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路,成本大概新台幣三百萬元以上..........  
所以我是從來都不知道、也不相信廠商對其產品的解說,真的就是耳聽為憑。其實這就是類神經網路的學習方法:什麼叫做下圍棋?『我(深藍)』什麼都不懂啦!我只知道下了幾百兆次棋、輸百兆次也贏了百兆次後,『我(深藍)』就是世界第一高手了。至於到底是用什麼原理下棋?鬼才知道,沒有任何人知道,『我(深藍)』更是完全不知道。
同樣的道理,CAT的素材試驗夠多次,自然而然就可以透過類神經網路的學習方法,快速判斷出聲底與可能的原因了。當然了!因為不可能嘗試數百兆次,所以出錯的次數一定很多,才更需要多方面不同的意見與嘗試呢!.....
因此等著好好玩 chinpunto 或 tesxx的 ian's 囉!玩越多就懂越多了..... 
教授好,深藍和neural network 沒有任何關係,IBM的深藍西洋棋程式廣義上其實是窮舉法...
前幾年的圍棋程式是Alpha(zero) Go,本質也是搜索演算法,不過運用neural network幫助搜尋時的判斷。
neural network(類神經網路)的一個類比方式是經驗法則,從每次選擇的結果學習,目標是越來越好(實作上常常學壞掉就是)
也沒有說學越多一定可以學得越好,很遺憾neural network相關的演算法通常沒有這個特性(loss function is convex)
有一張Nvidia 2080的電腦就可以把neural network跑得嚇嚇叫了,成本其實不高...
小弟倒是有些好奇樂之邦DT2的量測結果會如何? 不曉得bchsieh兄有沒有測過~
另外教授覺得以DAC來說,對數位訊號品質/DDC敏感是好事還是壞事? 小弟問過讀IC設計的朋友,DA晶片在設計時應該是沒在考慮/要求輸入要是理想方波的 discrete R2R架構還比較有可能在這方面比較要求 (不過小弟覺得如果連TDA1541的spec都沒達到的話,discrete R2R實在沒什麼意義... 更別提R2R架構晶片的巔峰 - PCM1704
啊,來個有趣的問題好了,市面上哪個DAC晶片用的半導體製程是最先進的XDD
音響業最致力於研究psychoacoustics的好像是Harmen International(好吧...三星(汗)? 不過研究成果應該主要運用在喇叭和耳機設計,還有空間校正演算法、虛擬環繞演算法等等,電子電路的東西應該比較少運用psychoacoustics。
-
The Following 9 Users Say Thank You to arnoldonomics For This Useful Post:
-
2020-08-06, 03:53 PM
#5770
 作者: psycho
....
而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』?那就只有其內部人員才知道了!其實以我的類神經網路模型實力,要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單!不過,這樣的一個USB DDC,需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路,成本大概新台幣三百萬元以上..........   
以平行式實時計算而言,伺服器不如fpga。
fpga 的固件不能看成一般的程式,fpga 的固件是對 fpga 內部電路的一種描述,修改固件相當於修改 fpga 內部電路。
而電路的特性,本身就是可以平行運行的。
fpga要實現上百萬條電路平行運行是很簡單的。fpga也常常用來加速神經網絡計算。
而同樣的演算法,fpga又不如asic。
此篇文章於 2020-08-06 04:36 PM 被 seafood 編輯。
-
The Following 8 Users Say Thank You to seafood For This Useful Post:
發文規則
- 您不可以發表新主題
- 您不可以發表回覆
- 您不可以上傳附件
- 您不可以編輯自己的文章
-
討論區規則
|