第262頁,共715頁 第一第一 ... 162212252260261262263264272312362 ... 最後最後
顯示結果從 2,611 到 2,620 共計 7144 條
  1. #2611
    註冊日期
    2008-08-24
    文章
    267
    Thanks
    1,117
    Thanked 248 Times in 112 Posts

    預設

    引用 作者: Merci 查看文章
    歌詩德x20這台可補入tempo2.8與nano dac之間嗎?
    X20在nano dac之上我是肯定的,tempo2.8沒聽過不敢說。

    另外阿仁的DAC3以及Audiolab m-dac也不用想了,我都自己買回來用力操過,不符合我們的需求,而且是離很遠。

    我從使用 Tapatalk 的 MI 5 發送
    此篇文章於 2016-04-05 01:54 PM 被 pawaslider 編輯。

  2. The Following 3 Users Say Thank You to pawaslider For This Useful Post:


  3. #2612
    註冊日期
    2008-08-24
    文章
    267
    Thanks
    1,117
    Thanked 248 Times in 112 Posts

    預設

    引用 作者: bchsieh 查看文章
    pawaslider兄,如果單純的喜歡聽音樂,其實耳朵覺得好就好了。

    小弟是喜歡聽音樂兼喜歡胡搞惡搞,所以才走火入魔...



    教授,對不起,小弟吐槽一下.... SPDIF混編資料和時脈,不是這樣混的啦。
    混編的方式是biphase-mark-coding,如下圖:
    附件 30003
    編出來的BMC訊號,如果要還原成原始的資料,只要兩兩一組來判讀。
    10或是01都是1,而00或是11都是0。


    [/COLOR]
    seafood兄,這似乎是個不錯的方法,不過可能DAC在鎖定的時候會有問題。
    根據IEC-60958-3的規定(也就是家用數位音訊的規格),數位接收晶片必須符合三種規格:
    level I : +/- 50ppm
    level II: +/- 1000ppm
    level III: 特殊用途,例如卡拉OK...
    您的方式的確可以符合level II的標準,但是目前應該有好些晶片沒辦法接收+/-1000ppm的時脈誤差。

    Anyway, 數字時代2應該不至於簡化到使用realtek的方式。
    FPGA通常是使用PLL的方式來產生時脈,所以無論是使用24MHz還是24.576MHz應該都不會有太大問題。
    但還是回到老問題,24MHz和24.576MHz都不是44.1KHz系的整數倍頻,所以必須使用浮點運算器。
    這時候,浮點運算器的位元深度(翻譯成白話文的意思,大概就是可以精確到小數點後面幾位),就左右著產生時脈的精確度。
    FPGA的位元深度應該是夠用,但對hi-end音響來說,可能沒辦法到state-of-the-art的程度。
    有許多廠商(例如TI)都有幫XILINX FPGA出時脈周邊,其中就有利用高深度浮點運算PLL產生精確時脈的裝置。
    所以如果真的要夠好,簡單的方式就是雙時脈,複雜的方式就是利用高精度PLL的周邊裝置。
    要討論是否達到廣義state of the art的水準,從邏輯或哲學甚至藝術層面上來講是難以達成的。

    但若是狹義地講:能否到目前我們這群小眾所求的最好的水準,我想大概是八九不離十了(當然,是加了時鐘以後)。



    我從使用 Tapatalk 的 MI 5 發送

  4. The Following 2 Users Say Thank You to pawaslider For This Useful Post:


  5. #2613
    註冊日期
    2007-09-12
    文章
    4,545
    Thanks
    3,515
    Thanked 5,498 Times in 1,853 Posts

    預設

    引用 作者: bchsieh 查看文章
    [COLOR=#333333]
    教授,對不起,小弟吐槽一下.... SPDIF混編資料和時脈,不是這樣混的啦。
    混編的方式是biphase-mark-coding,如下圖:
    [恕刪]
    討厭啦!只是想用簡單一點的說法,就被你這個論文級瘋子打槍!..........

    理論上很多個時鐘應該是對的,但是『我猜測』:使用『一個時鐘+正確的後續處理』 >>『三個時鐘+水準不夠的處理』。

    以 USB DDC來說,最好的架構就是要用三個時鐘:一個給 USB DATA 接收用,一個 44.2,一個 48。但是也只有樂之邦非常變態,從頭到尾就只用一個,而且隨便用一個3C級的時鐘就可以狂電人家用了三個音響級的還貴上十倍的。

    我還發現舊一點的樂之邦,其 FPGA 與 USB接收晶片是分開的,這時電路上晶振(還是樂之邦特規)會在USB接收晶片附近,而不是FPGA附近。新一代的樂之邦己經把 USB接收與FPGA整合成一個,才會把晶振放在 FPGA附近。而以舊旗艦MD30而言,特規晶振放在USB接收晶片附近,FPGA附近什麼都沒有,DAC晶片附近補了一個普通的晶振;如果是便宜的USB DAC,DAC晶片附近什麼都沒有,好像直接吃FPGA的時鐘?

    所以依『我不懂電子原理』的前提下去判讀,會覺得『好像』FPGA本身有時鐘訊號,而且這個時鐘還比人家用的音響級時脈還要更準.... 但是真正的電子原理就不懂了。

    當然這也許只是設計便宜產品的CP值思維?如果它要設計一個十萬元級的USB DDC,可能就會使用N顆了?無論如何,就是因為樂之邦的經驗,害我一直以來都對於晶振還是時鐘蠻無感的..... 它的設計思維,只要用一個好的晶振,再來管它是192還是44.1都可以用 FPGA『製造』出比人家更正確的時脈出來?

    pawaslider,我說的是這個:
    接頭.jpg

    數字時代2這個外接時鐘是 SMA接頭,有線電視用的,不是 BNC喔!所以我才問你是怎麼接的?該不會是用 BNC硬塞?....

  6. The Following User Says Thank You to psycho For This Useful Post:


  7. #2614
    註冊日期
    2007-10-23
    文章
    884
    Thanks
    3,152
    Thanked 3,785 Times in 778 Posts

    預設

    SMA頭是儀器高頻訊號常見的頭,一般家用電器是找不到SMA頭的。
    有線電視用的是F頭。
    BNC頭跟SMA和F頭都是不一樣的。

  8. The Following User Says Thank You to bchsieh For This Useful Post:


  9. #2615
    註冊日期
    2007-10-23
    文章
    884
    Thanks
    3,152
    Thanked 3,785 Times in 778 Posts

    預設

    還有另外三種頭的特徵阻抗如下:
    SMA: 50歐姆
    F: 75歐姆
    BNC: 50 和 75歐姆兩種規格都有

    用錯特徵阻抗,會造成訊號反射,jitter會大增。

  10. The Following User Says Thank You to bchsieh For This Useful Post:


  11. #2616
    註冊日期
    2008-08-24
    文章
    267
    Thanks
    1,117
    Thanked 248 Times in 112 Posts

    預設 走向超值而極緻的 HI-FI電腦訊源(連載)

    我的無線電需要sma轉BNC的座,剛好拿來用。
    除非你連這個都買得到音響級的轉接座,不然我給你一個就好。

    BNC的頭太大,無法”硬上”數字時代2喔!


    Sent from my iPhone using Tapatalk
    此篇文章於 2016-04-06 08:18 AM 被 pawaslider 編輯。

  12. #2617
    註冊日期
    2007-10-23
    文章
    884
    Thanks
    3,152
    Thanked 3,785 Times in 778 Posts

    預設

    引用 作者: pawaslider 查看文章
    我的無線電需要sma轉BNC的座,剛好拿來用。
    除非你連這個都買得到音響級的轉接座,不然我給你一個就好。

    BNC的頭太大,無法”硬上”數字時代2喔!


    Sent from my iPhone using Tapatalk
    pawaslider兄,

    不好意思,請問一下您是否知道您的銣鐘的輸出阻抗是75歐姆還是50歐姆?
    數字時代2的時鐘用SMA輸入,如果沒有意外的話,表示數字時代時鐘的輸入阻抗為50歐姆。
    realcable的數位同軸線,不用說一定是75歐姆。

    看到您的文章,知道您有玩無線電。
    也許可以試試看您用您現有的無線電同軸線(sma頭)去連接銣鐘和數字時代2,
    看在阻抗匹配較好的情況下,聲音是否有正向的改變。

  13. The Following 2 Users Say Thank You to bchsieh For This Useful Post:


  14. #2618
    註冊日期
    2007-09-12
    文章
    4,545
    Thanks
    3,515
    Thanked 5,498 Times in 1,853 Posts

    預設

    引用 作者: pawaslider 查看文章
    1. i3等級的筆電,測試過比single pc好才繼續用的。
    我現在三台筆電 sony i3/asus core m/macbook air i5做control pc都比single pc好聽喔~

    2. sandy bridge的好板子現在已經很難找了,是有想為了原生的USB3.0來換Z77,但可能只有萬能的淘寶才買得到..
    過一陣子等C236的板子多一點再換新電腦吧,直接用XEON。只是不知道ECC的RAM會不會反而對聲音有不好的影響就是了。

    3. 法規電源再說吧~ 排插很醜又不方便,過不了我的審美這關啦!倒是現在BOX用的那種PA常用的頭我還挺有興趣的!

    4.這本來就是凡人配備啊,你不是知道我還有一對喇叭是這整套的兩倍價格嗎...但是聲音就不准你提囉!我就是對他有愛~

    5.我目前只有小木盒,香堡大木盒一顆多少錢?
    不過外接時鐘消除躁感比起當初剛買小木盒的時候效果好很多很多...懷疑大木盒對我是否"明顯"有用?

    6.接RCA轉BNC的頭就可以用了。
    1、我之前用華碩的 U80V,不知道跟你的『asus core m』比起來如何?總之後果就是被便宜到爆的桌上型PC狂電!可以說隨便一台二手2000元級的PC都可以電掉它,從此對筆電玩CAT拒絕再連絡.....

    你的情況可能有二:
    第一,現代高性能的筆電己經進步了?
    第二、AUDIO PC的優化不夠合格,雙CAT的確可以救懶人! 但是如果AUDIO PC的優化夠水準,那麼CONTROL PC等級不夠高是會被殺音響的.....

    2、C236我也很想試,等你當白老鼠好了!但是這次我來幫你:組好後找一天到新天新地,本人幫你優化,你欠新天新地五萬元消費金額不限時間......

    3、嫌醜.....該死的!.........

    4、那就不虧你了.....

    5、香堡大木盒一顆三萬多元,不過我玩接地盒時,的確 ORTOFON 105的改善效果沒有 JMR 與 PEL 大;經驗上是因為 ORTOFON 對 HI-FI極端敏感、但是對質感與空間殘響不夠敏感;你的SS25會如何我就無能猜測了?

  15. #2619
    註冊日期
    2007-09-12
    文章
    4,545
    Thanks
    3,515
    Thanked 5,498 Times in 1,853 Posts

    預設

    引用 作者: bchsieh 查看文章
    [恕刪]請問一下您是否知道您的銣鐘的輸出阻抗是75歐姆還是50歐姆?
    數字時代2的時鐘用SMA輸入,如果沒有意外的話,表示數字時代時鐘的輸入阻抗為50歐姆。
    realcable的數位同軸線,不用說一定是75歐姆。

    看到您的文章,知道您有玩無線電。
    也許可以試試看您用您現有的無線電同軸線(sma頭)去連接銣鐘和數字時代2,
    看在阻抗匹配較好的情況下,聲音是否有正向的改變。
    又是這種討厭的的特徵阻抗問題!.............

    好運的是,我的經驗是『品牌』比特徵阻抗還要重要,至少在數位線正是如此!

    使用 REAL-CABLE最便宜的『訊號線』,再撕成兩條各自單獨成數位線,這樣子一條不到500元!結果我手上兩萬元級以下的數位線有N條,每條都被打到爆......只因為RC的設計理念符合我的HI-FI鑑聽需求。

    所以品牌決定了它的設計理念,設計理念正確 >>> 特徵阻抗問題;只要 RC 沒有出 SMA線,我敢賭用它的便宜訊號線改成SMA線、都會比純正SMA線在我的音響理念上更正確。

    當然了!如果RC有出SMA線,那就一定要買了.......

  16. #2620
    註冊日期
    2009-06-13
    文章
    426
    Thanks
    40
    Thanked 875 Times in 261 Posts

    預設

    阻抗mismatch產生的訊號反射,在一定長度以上的數位線(1m也許就夠長了),也許會在receiver已經處理完sampling後才回彈,此種情況下,

    對reveiver trigger的時基問題應該是不太會影響到的.但實際情況要看receiver對sampling的處理情形,如果太慢(記得有資料提供1m數位線

    的訊號傳輸時間單次約6ns,來回約12ns),則阻抗mismatch確實會造成干擾.

發文規則

  • 不可以發表新主題
  • 不可以發表回覆
  • 不可以上傳附件
  • 不可以編輯自己的文章
  •