走向超值而極緻的 HI-FI電腦訊源（連載）

引用:

---

作者: Higuma

其實我有一個想法，就是將已經很成熟的daphile依bc謝兄的建

議進行再編譯，例如核心插斷頻率設成11.025khz，只是：

1.我查不到daphile是否開源，允許他人再編譯

2.bc謝兄大概沒空幫我們編譯，需要有人熱心奉獻

---

Higuma兄您好，

小弟沒用過Daphile，不過看了一下diyaudio的討論，用的應該是一般的linux kernel加上realtime patch而已。
有人自己編譯後把Daphile原來的核心換掉。
所以基本上只要確定目前的Daphile用的核心版本之後，把原始碼抓回來，加上patch之後，就可以自編核心了。

引用:

---

作者: sam0402

看到這裡，我又開始對Daphile有點興趣了，不知有沒有推薦的硬體？或是有討論的文？
另外請教一下BC大，核心插斷頻率設成11.025khz是不是指在 Linux kernel的 config_hz這裡處理？
還是要另外包driver？

---

山姆兄您好，是的，就是config_hz這個項目，但是config_hz的選項裡面並沒有11025Hz，而且最高好像也只有1~2KHz。
必須要修改核心原始碼，才能讓linux核心跑11025Hz。

除了這些，其實還有一些設定要注意，例如系統時鐘不要使用HPET，要使用TSC等等。

小弟多年前在友站討論過相關的主題，最後也有將小弟的設定檔、以及小弟修改過的核心patch全都提供給大家參考。
您如果有興趣的話，可以先看一下那一串。;)
http://www.myav.com.tw/bbs/showthrea...2&pagenumber=1
最後的系統設定和patch在討論的第80頁。
kernel boot parameters的設定在第69頁，部分kernel boot parameters的解釋放在第32頁。

引用:

---

作者: Higuma

1.6G/1.6G應該不至於，因為我當年DDR3時代就是跑1.6G/0.8G。

---

小弟的linux用的是800M/400M。(giggle)

引用:

---

作者: psycho

[恕刪]
因為我狗運好，無論是 mcfifo 或 fifopi，都有非常明顯的 ian's味道(聲底)；這是我敢質疑其固件待改進的原因。無論那三個fifo做得多麼有問題，三者是完全不同的供電與架構，居然出現了類似的聲底，還把我的 audiomat dac聲底轉變成日本職人dac的聲底了！如此實在太明顯，我聽到的一定是 ian's味道無誤。

我再說一個更誇張的，chinpunto全套線性電源的 fifopi，插在第三條110v專線還沒連上我的音響呢！我就己經聽到我的音響系統開始變成日本職人的dac了.......(devil) 相對的 samshu是交換式電源，就完全不會轉換我的聲底了。

也因此我才認為我真正『沒聽到』的，應該是日本職人dac的聲底。在我聽來，它幾乎完全變成 ian's味道 了；如果兩者走向剛好一致，那就算 testxx好運啦！
[恕刪]

---

教授您真的是黃金雙耳，連這樣都聽得出來。(clapping)
小弟只有裝一套Ian's FIFO，沒聽過其他的Ian's FIFO裝機的聲音，所以沒辦法交叉比較出Ian's FIFO的聲底。

引用:

---

作者: seafood

客服六號提過樂之邦的電源技術，是以2mhz的頻率實時反饋實時補償，提供高瞬態響應和低紋波。
樂之邦下一代產品，電源噪音0.8uVrms（跟lt3042一樣），紋波噪音1mv，輸出2A。diy想要達到這樣的規格其實不容易。
http://www.musiland.com.cn/index.php...a=index&id=117
http://www.musiland.com.cn/index.php...a=index&id=111
https://forum.musiland.cn/viewtopic....64d4993ead0d05

---

seafood兄您好，

「2MHz實時反饋實時補償」表示用的是交換式DC-to-DC，就如小弟之前提過的MPS降壓模組。
大黑盒裡面用的也是MPS的交換式DC-to-DC，將12V降壓成5V來用。
而樂之邦的下一代產品，根據他們提供的圖，一看就知道是直接從LT3042的datasheet上面截圖下來的。
所以不是spec跟LT3042一樣，而是根本就是LT3042。
輸出2A，表示他們用PNP或NPN擴流。

Hi stchen兄：
所以你是輸出給電供，再給器材？
那請問，您覺得給那個設備效果最明顯呢？聽說是dac？

如果是，給dac那段是怎麼接呢？一定要先給電供？變壓器直出給dac ok嗎？
感謝

我從使用 Tapatalk 的 GM1900 發送

引用:

---

作者: psycho

我要去接小孩，但是 arnoldonomics 你運氣不好犯了一個大錯，我快速先提醒如下：

我剛剛才發現，絕對不能用 youtude 來欣賞鋼琴抖音！！！

我用了禁忌的方法，foobar2000 播放 youtude，透過 jplay asio進行雙cat。

結果發現，前文提到 00:38的第二個全力發揮的『鋼琴抖音』，youtude破壞性編碼之後，造成『人工echo』！！鋼琴抖音己經完全被蓋掉難以聽出來，聽到的全都是卡拉ok級的echo而不是鋼琴抖音喔！

真糟糕，現在才發現 youtude嚴重的性能天限？？

---

教授好，小弟認真聽音樂的時候不用YouTube啦! 放youtube是方便大家參考(angel)

另外雖然對於殘響自然與否的判斷和教授不太一致，但應該不至於把人工echo聽成"鋼琴抖音"。後者小弟推測是運用延音踏板去控制大二度或小二度和聲，藉由beat frequency的效果來創造音色顫動，聽感上還是很明顯的。

當然如果小弟理解有誤，也麻煩教授再多解釋一些鋼琴抖音的細節或聽感了~

喔對了，foobar2000 播放youtube是有風險的，youtube影片的video quality、audio quality選擇是很多的，foobar2000 的 youtube plugin會抓到哪個品質是未知的(giggle) 而且由於youtube一直在改版遏止下載、盜連的情況，youtube plugin只要舊一些可能就只會抓到比較差的音軌，這時還不如用瀏覽器播放。 比較安全的作法是下載後檢查檔案，或是用Potplayer一類可以即時查看串流規格的播放軟體。

附帶一提，雖然小弟通常不用PotPlayer聽音樂，但這個軟體可以走wasapi exclusive，算是懶人福音(blush)

引用:

---

作者: bchsieh

jimmypan兄您好，您的悄已滿，請清理一下空間.. (wasntme)

---

謝兄，感謝，已清

我從使用 Tapatalk 的 GM1900 發送

引用:

---

作者: gangster.tank

這是當年教授聽了我分享的「Skarbo_DSK4179(布瑪迪耶-短笛帕格尼尼)」唱片，那時以為[恕刪]

---

兩張短笛是不同的錄音，我又沒有你這張唱片，這樣子無法判斷你現在的rip水準啦！要使用相同的錄音才行！

引用:

---

作者: bchsieh

教授您真的是黃金雙耳，連這樣都聽得出來。(clapping)
小弟只有裝一套Ian's FIFO，沒聽過其他的Ian's FIFO裝機的聲音，所以沒辦法交叉比較出Ian's FIFO的聲底。

---

那就太可惜了！我還真的是運氣好，聽了三者架構完全不同的 ian's fifo，才能輕易抓出它的聲底........不過話說回來，『據你所知』，沒有任何人質疑過 ian's 的聲底？？這個................連同下面樂之邦的問題一起討論。

引用:

---

作者: bchsieh

seafood兄您好，
「2MHz實時反饋實時補償」表示用的是交換式DC-to-DC，就如小弟之前提過的MPS降壓模組。
大黑盒裡面用的也是MPS的交換式DC-to-DC，將12V降壓成5V來用。
而樂之邦的下一代產品，根據他們提供的圖，一看就知道是直接從LT3042的datasheet上面截圖下來的。
所以不是spec跟LT3042一樣，而是根本就是LT3042。
輸出2A，表示他們用PNP或NPN擴流。

---

基本上廠商公布的理論真的看看就好！我支持樂之邦的產品，從來都不是根據他們的說辭，而是基於使用者的普遍反應、猜測可能的結果，最後買下來真槍實彈地賭下去！然後就中獎了。當然，踩到雷的回首一看己經堆到天花板...........

那位客服六號應該不是核心技術人員，所以無法使用正確的理論來說明樂之邦的科技水準，這還真的正常（或者是故意不說清楚？）。如果記得沒錯，他們在討論區也認為其產品之內接電池比外接電供佳、樂之邦耗電極小不需外接電源......總之都是害怕『入門者』以為很麻煩而故意把使用方法說得很簡單，所以其內容當然都只能聽聽就好。

我甚至認為，恐怕連他們自己最重要的內部核心技術人員，都不知道自己怎麼好狗運地碰到了全世界唯一最正確的 usb ddc。

我猜測其產品何以能成為世界第一，理由有下：

第一、交換式電源的演算法。研究了一下交換式電源，發現論文級的交換式電源或d類放大，甚至是使用cpu去針對市電進行運算。換句話說，如果有 dc-dc的交換式電源（或Ｄ類放大）的獨家演算法，就可能外表只是小小一個、供電能力卻形同１５００Ｗ。一直以來我對樂之邦的產品，都是『只吃電腦的５Ｖ就比別人外接１５００Ｗ還更有力』，推想一定是內部ＤＣ／ＤＣ有獨門密技。

第二、I2S 的內部對齊演算法。這個就是 BC大魔王 給我的啟發了！(devil) (clapping) (clapping) 來自物理上不同的電路，一條是資料，一條是時脈。兩個資料要如何保證絕對是『同時送出去』？就算重新改編成SPDIF，要怎麼保證SPDIF的每段資料都是同時而均等的？

從工程科技上，會認為『同時』就是0.00000000000000000000001 NS 的誤差就叫逼進同時。

從知覺心理學上，只要『同時』的誤差是『某個常態分配』且平均值為0，知覺系統就可以絕對性地腦補成『0誤差』。

而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』？那就只有其內部人員才知道了！其實以我的類神經網路模型實力，要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單！不過，這樣的一個USB DDC，需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路，成本大概新台幣三百萬元以上..........(devil)(devil)(devil)

所以我是從來都不知道、也不相信廠商對其產品的解說，真的就是耳聽為憑。其實這就是類神經網路的學習方法：什麼叫做下圍棋？『我(深藍)』什麼都不懂啦！我只知道下了幾百兆次棋、輸百兆次也贏了百兆次後，『我(深藍)』就是世界第一高手了。至於到底是用什麼原理下棋？鬼才知道，沒有任何人知道，『我(深藍)』更是完全不知道。

同樣的道理，CAT的素材試驗夠多次，自然而然就可以透過類神經網路的學習方法，快速判斷出聲底與可能的原因了。當然了！因為不可能嘗試數百兆次，所以出錯的次數一定很多，才更需要多方面不同的意見與嘗試呢！.....(clapping) (clapping)

因此等著好好玩 chinpunto 或 tesxx的 ian's 囉！玩越多就懂越多了.....(angel)

引用:

---

作者: psycho

"恕刪"
第二、I2S 的內部對齊演算法。這個就是 BC大魔王 給我的啟發了！(devil) (clapping) (clapping) 來自物理上不同的電路，一條是資料，一條是時脈。兩個資料要如何保證絕對是『同時送出去』？就算重新改編成SPDIF，要怎麼保證SPDIF的每段資料都是同時而均等的？

從工程科技上，會認為『同時』就是0.00000000000000000000001 NS 的誤差就叫逼進同時。

從知覺心理學上，只要『同時』的誤差是『某個常態分配』且平均值為0，知覺系統就可以絕對性地腦補成『0誤差』。

而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』？那就只有其內部人員才知道了！其實以我的類神經網路模型實力，要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單！不過，這樣的一個USB DDC，需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路，成本大概新台幣三百萬元以上..........(devil)(devil)(devil)

所以我是從來都不知道、也不相信廠商對其產品的解說，真的就是耳聽為憑。其實這就是類神經網路的學習方法：什麼叫做下圍棋？『我(深藍)』什麼都不懂啦！我只知道下了幾百兆次棋、輸百兆次也贏了百兆次後，『我(深藍)』就是世界第一高手了。至於到底是用什麼原理下棋？鬼才知道，沒有任何人知道，『我(深藍)』更是完全不知道。

同樣的道理，CAT的素材試驗夠多次，自然而然就可以透過類神經網路的學習方法，快速判斷出聲底與可能的原因了。當然了！因為不可能嘗試數百兆次，所以出錯的次數一定很多，才更需要多方面不同的意見與嘗試呢！.....(clapping) (clapping)

因此等著好好玩 chinpunto 或 tesxx的 ian's 囉！玩越多就懂越多了.....(angel)

---

教授好，深藍和neural network 沒有任何關係，IBM的深藍西洋棋程式廣義上其實是窮舉法...

前幾年的圍棋程式是Alpha(zero) Go，本質也是搜索演算法，不過運用neural network幫助搜尋時的判斷。

neural network(類神經網路)的一個類比方式是經驗法則，從每次選擇的結果學習，目標是越來越好(實作上常常學壞掉就是)
也沒有說學越多一定可以學得越好，很遺憾neural network相關的演算法通常沒有這個特性(loss function is convex)
有一張Nvidia 2080的電腦就可以把neural network跑得嚇嚇叫了，成本其實不高...

小弟倒是有些好奇樂之邦DT2的量測結果會如何? 不曉得bchsieh兄有沒有測過~

另外教授覺得以DAC來說，對數位訊號品質/DDC敏感是好事還是壞事? 小弟問過讀IC設計的朋友，DA晶片在設計時應該是沒在考慮/要求輸入要是理想方波的(giggle) discrete R2R架構還比較有可能在這方面比較要求(angel) (不過小弟覺得如果連TDA1541的spec都沒達到的話，discrete R2R實在沒什麼意義... 更別提R2R架構晶片的巔峰 - PCM1704

啊，來個有趣的問題好了，市面上哪個DAC晶片用的半導體製程是最先進的XDD

音響業最致力於研究psychoacoustics的好像是Harmen International(好吧...三星(汗)? 不過研究成果應該主要運用在喇叭和耳機設計，還有空間校正演算法、虛擬環繞演算法等等，電子電路的東西應該比較少運用psychoacoustics。

引用:

---

作者: psycho

....

而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』？那就只有其內部人員才知道了！其實以我的類神經網路模型實力，要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單！不過，這樣的一個USB DDC，需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路，成本大概新台幣三百萬元以上..........(devil)(devil)(devil)

---

以平行式實時計算而言，伺服器不如fpga。
fpga 的固件不能看成一般的程式，fpga 的固件是對 fpga 內部電路的一種描述，修改固件相當於修改 fpga 內部電路。
而電路的特性，本身就是可以平行運行的。
fpga要實現上百萬條電路平行運行是很簡單的。fpga也常常用來加速神經網絡計算。
而同樣的演算法，fpga又不如asic。

引用:

---

作者: psycho

[恕刪]
不過話說回來，『據你所知』，沒有任何人質疑過 ian's 的聲底？？這個................連同下面樂之邦的問題一起討論。

---

教授您好，目前小弟還沒聽說有人質疑過Ian's Fifo的聲底。

引用:

---

作者: psycho

[恕刪]
我猜測其產品何以能成為世界第一，理由有下：

第一、交換式電源的演算法。研究了一下交換式電源，發現論文級的交換式電源或d類放大，甚至是使用cpu去針對市電進行運算。換句話說，如果有 dc-dc的交換式電源（或Ｄ類放大）的獨家演算法，就可能外表只是小小一個、供電能力卻形同１５００Ｗ。一直以來我對樂之邦的產品，都是『只吃電腦的５Ｖ就比別人外接１５００Ｗ還更有力』，推想一定是內部ＤＣ／ＤＣ有獨門密技。

第二、I2S 的內部對齊演算法。這個就是 BC大魔王 給我的啟發了！(devil) (clapping) (clapping) 來自物理上不同的電路，一條是資料，一條是時脈。兩個資料要如何保證絕對是『同時送出去』？就算重新改編成SPDIF，要怎麼保證SPDIF的每段資料都是同時而均等的？

從工程科技上，會認為『同時』就是0.00000000000000000000001 NS 的誤差就叫逼進同時。

從知覺心理學上，只要『同時』的誤差是『某個常態分配』且平均值為0，知覺系統就可以絕對性地腦補成『0誤差』。

而樂之邦是用了什麼神奇的演算法才能保證連改編成SPDIF都比人家原汁原味的I2S還要更『同時』？那就只有其內部人員才知道了！其實以我的類神經網路模型實力，要建構一個知覺心理學上『0誤差』的I2S或SPDIF產生器實在太簡單！不過，這樣的一個USB DDC，需要『半個房間大』的『小型伺服器』再加『平行式ANSI C系統』才能跑類神經網路，成本大概新台幣三百萬元以上..........(devil)(devil)(devil)
[恕刪]

---

關於類神經網路相關的討論，arnoldonomics兄已經說得非常清楚了，小弟也就不再贅述。

小弟確認過DT2裡面完全沒有任何特別的dc-dc晶片，而且小弟也認為樂之邦不會花成本去開發各晶片大廠已經非常成熟的dc-dc產品。

Ian's Fifo用來對齊I2S訊號的，就是波型整形晶片74374，標準的八通道D-type flip-flop。
只要晶片頻寬夠，不需要任何演算法就可以對得很好。
已經用到Potato Semi GHz級的74374，應該很難找到比這個晶片對得更整齊的商業級/消費級方法。

而SPDIF的編碼方式，讓SPDIF訊號從輸出的那一刻起，就註定不準了。

引用:

---

作者: arnoldonomics

[恕刪]
小弟倒是有些好奇樂之邦DT2的量測結果會如何? 不曉得bchsieh兄有沒有測過~
[恕刪]

---

arnoldonomics兄您好，小弟有好幾顆熱情網兄贊助給小弟研究用的DT2，但全是燒掉的，還沒時間整理維修，所以目前還沒辦法測..
不只是DT2，欠教授好幾年的排插、gangster.tank兄的SC-cut時鐘、 還有一些其他朋友委託維修的東西，全都還擱在那裡.. Orz..(angry)
真希望一天有48小時可以用..

引用:

---

作者: psycho

兩張短笛是不同的錄音，我又沒有你這張唱片，這樣子無法判斷你現在的rip水準啦！要使用相同的錄音才行！

---

教授我知道是不同錄音啦，要請您測試的是，這張唱片究竟是「演奏水準」不佳還是「錄音水準」不佳。
還是我的rip沒問題所以無上述這兩個問題。

引用:

---

作者: psycho

基本上廠商公布的理論真的看看就好！我支持樂之邦的產品，從來都不是根據他們的說辭，而是基於使用者的普遍反應、猜測可能的結果，最後買下來真槍實彈地賭下去！然後就中獎了。當然，踩到雷的回首一看己經堆到天花板...........

---

偷偷跟教授匯報，有人在樂之邦論壇問DT3進度，客服六號完全不理，我覺得中國今年遭遇一堆天災人禍，北京樂之邦或許有受到影響，難產..
而且我很好奇XMOS的xu208究竟有何厲害之處，真的不想一直被樂之邦這種DDC綁架...。

引用:

---

作者: bchsieh

arnoldonomics兄您好，小弟有好幾顆熱情網兄贊助給小弟研究用的DT2，但全是燒掉的，還沒時間整理維修，所以目前還沒辦法測..
不只是DT2，欠教授好幾年的排插、gangster.tank兄的SC-cut時鐘、 還有一些其他朋友委託維修的東西，全都還擱在那裡.. Orz..(angry)
真希望一天有48小時可以用..

---

bchsieh兄沒提起，我都忘記時鐘的存在了(devil)
不過那顆時鐘我不想要了，bchsieh兄有沒有測都沒差，看是要留下來或送給別人都可以。

引用:

---

作者: arnoldonomics

【恕刪】

另外教授覺得以DAC來說，對數位訊號品質/DDC敏感是好事還是壞事? 小弟問過讀IC設計的朋友，DA晶片在設計時應該是沒在考慮/要求輸入要是理想方波的(giggle) discrete R2R架構還比較有可能在這方面比較要求(angel) (不過小弟覺得如果連TDA1541的spec都沒達到的話，discrete R2R實在沒什麼意義... 更別提R2R架構晶片的巔峰 - PCM1704
【恕刪】

---

其實不只是設計DA，電路設計要是要求輸入輸出都是理想的方波，就不用量產了 (giggle)

引用:

---

作者: bchsieh

教授您好，目前小弟還沒聽說有人質疑過Ian's Fifo的聲底。
[恕刪]
Ian's Fifo用來對齊I2S訊號的，就是波型整形晶片74374，標準的八通道D-type flip-flop。
只要晶片頻寬夠，不需要任何演算法就可以對得很好。
已經用到Potato Semi GHz級的74374，應該很難找到比這個晶片對得更整齊的商業級/消費級方法。
[恕刪]

---

沒聽說有人質疑過Ian's Fifo的聲底？那真是令人悲傷的答案...........

『不需要任何演算法就可以對得很好。』，那麼請讓我好奇一下：原廠說會永遠提供更新固件，它的固件是在做什麼事？不管是對齊、還是pll、還是解碼，固件的好壞就是執行效率的好壞，一定會影響聲音！除此之外，還有什麼功能需要固件還贈送永久更新？真好奇！！.....;)

引用:

---

作者: arnoldonomics

教授好，深藍和neural network 沒有任何關係，IBM的深藍西洋棋程式廣義上其實是窮舉法...
[恕刪]
音響業最致力於研究psychoacoustics的好像是Harmen International(好吧...三星(汗)? 不過研究成果應該主要運用在喇叭和耳機設計，還有空間校正演算法、虛擬環繞演算法等等，電子電路的東西應該比較少運用psychoacoustics。

---

深藍是我記錯了，是alphago才對，人老了果然完蛋......但是arnoldonomics你對類神經網路的看法讓我大為吃驚就是.......(blush)

至於 psychoacoustics 依我目前看來是沒有任何產品才對，可能我要求的太高階，像我先前提到：『知覺系統會自動產生超高頻 mask的現象』就沒有任何研究dsd播放的廠商意識到，明明這才是dsd播放『真正的』先天優於pcm的知覺優勢，但是這個高階的知覺心理學現象看起來沒有任何研究？或者廠商把它當成獨家秘方了？？

最後：DAC來說，對數位訊號品質/DDC敏感是好事還是壞事?

老實說我看不懂這個問題？因為dac只有好聽或難聽，用我的嚴格角度就是『聲音正確』或『聲音加料(扭曲)』，它對數位訊號品質/DDC 是否敏感完全不重要啊？？

如果有 dac 真的達成 ian's fifo的理想，對數位訊號品質徹底不在乎，還是得問它的聲音能聽嗎？不然，我們根本不必用什麼 ian's fifo，我們只要使用電腦螢幕附贈的喇叭，保證任何數位播放聽起來通通都一樣........:D

所以，我會先問問這台dac能不能通過我的殺音響考驗，然後才會在閒閒沒事時計較一下它是否對數位訊號品質/DDC敏感。我從來就沒有去在乎過 audiomat器材是否敏感，而是先發現它的聲音絕對正確，然後才『順便』發現xxxx的怎麼對數位播放這麼敏感？也許這數百個討論我的行文太強調對數位播放的敏感度了！....(blush)(blush)

無論如何，聲音表現一定是第一要求！所以我才會對很多東東冷掉了......(blush)

引用:

---

作者: psycho

沒聽說有人質疑過Ian's Fifo的聲底？那真是令人悲傷的答案...........

『不需要任何演算法就可以對得很好。』，那麼請讓我好奇一下：原廠說會永遠提供更新固件，它的固件是在做什麼事？不管是對齊、還是pll、還是解碼，固件的好壞就是執行效率的好壞，一定會影響聲音！除此之外，還有什麼功能需要固件還贈送永久更新？真好奇！！.....;)

---

教授您好，Ian's FIFO的firmware主要就是在控制FIFO，跟對齊完全無關。
根據過去的firmware更新來看，就是增加支援的資料格式種類，以及增加支援的時鐘頻率範圍。

引用:

---

作者: bchsieh

教授您好，Ian's FIFO的firmware主要就是在控制FIFO，跟對齊完全無關。
根據過去的firmware更新來看，就是增加支援的資料格式種類，以及增加支援的時鐘頻率範圍。

---

我看了一下 74374-M74HC374 的 data sheet，它的原理大概是：接收時脈，隨著時脈訊號而依次送出資料，所以可以把資料與時脈進行最嚴謹的對齊，沒錯吧？

所以只要保證資料是最準確的，時脈也是最準確的，兩者的對齊就是目前為止最準確的。沒錯吧？

先確定這一點，我再來提問題。

引用:

---

作者: psycho

我看了一下 74374-M74HC374 的 data sheet，它的原理大概是：接收時脈，隨著時脈訊號而依次送出資料，所以可以把資料與時脈進行最嚴謹的對齊，沒錯吧？

所以只要保證資料是最準確的，時脈也是最準確的，兩者的對齊就是目前為止最準確的。沒錯吧？

先確定這一點，我再來提問題。

---

資料不一定要準，但是時脈一定要準。
只有當時脈從0->1時，資料才允許從1->0或是0->1。
這是74374 D-type flip-flop的特性。

加一張圖，應該就非常清楚了：
(http://www.onmyphd.com/?p=flip.flop)
附件 33370

引用:

---

作者: bchsieh

資料不一定要準，但是時脈一定要準。
只有當時脈從0->1時，資料才允許從1->0或是0->1。
這是D-type flip-flop的特性。

---

D-type flip-flop 看懂了，所以對齊不必任何演算法，ok！讚！！

那麼問題就在於『資料』了，記得你跟我們解釋過，ian's fifo把資料存在自己的高速sram，再『同時進出』把sram的資料送出來，每個bit都是使用目前性能最高的供電晶片供電，所以每個bit的方波之slew rate都是最快的，沒錯吧？

這裡總有『演算法』了吧？有一組程式進行上述的動作對不對？就是這個動作：

　　把資料存在自己的高速sram，再『同時進出』把sram的資料送出來

如果這個動作本身產生了JITTER，後面有 D-type flip-flop 會幫忙對齊，所以你才覺得固件不影響IAN'S FIFO的性能？

引用:

---

作者: bchsieh

資料不一定要準，但是時脈一定要準。
只有當時脈從0->1時，資料才允許從1->0或是0->1。
這是D-type flip-flop的特性。

---

我的理解是時脈為0時他會將資料鎖存住，然後時脈從0->1的上升沿時才將資料送出，所以輸出的jitter與資料的jitter無關，只與時脈的jitter相關。
但是資料的電壓也不影響嗎，譬如原本3V代表1，0v代表0。現在資料輸入的是2.7v，3.3v代表1,0.3v代表0。也不影響嗎？
資料電壓的高低會不會影響0和1的判斷速度？會不會影響輸出的電壓？

引用:

---

作者: psycho

[恕刪】

至於 psychoacoustics 依我目前看來是沒有任何產品才對，可能我要求的太高階，

【恕刪】

---

除非Psycho你對psychoacoustics 的定義跟我所知的不同，Floyd Toole（以及很多別的音響工作者）都是利用psychoacoustics來設計，比方說，喇叭。
Toole還寫了一整本書，https://www.amazon.com/Sound-Reprodu.../dp/0240520092

引用:

---

作者: psycho

D-type flip-flop 看懂了，所以對齊不必任何演算法，ok！讚！！

那麼問題就在於『資料』了，記得你跟我們解釋過，ian's fifo把資料存在自己的高速sram，再『同時進出』把sram的資料送出來，每個bit都是使用目前性能最高的供電晶片供電，所以每個bit的方波之slew rate都是最快的，沒錯吧？

這裡總有『演算法』了吧？有一組程式進行上述的動作對不對？就是這個動作：

　　把資料存在自己的高速sram，再『同時進出』把sram的資料送出來

如果這個動作本身產生了JITTER，後面有 D-type flip-flop 會幫忙對齊，所以你才覺得固件不影響IAN'S FIFO的性能？

---

是的，教授。
但從FPGA出來的slew rate並不保證最快，而且後面還經過一個光耦隔離器，所以clean side的資料方波slew rate並不一定好。
而後面有一個高速flip-flop在那邊負責對齊所有資料，並重新輸出方波，讓方波的jitter很小，而且slew rate很好。

引用:

---

作者: seafood

我的理解是時脈為0時他會將資料鎖存住，然後時脈從0->1的上升沿時才將資料送出，所以輸出的jitter與資料的jitter無關，只與時脈的jitter相關。
但是資料的電壓也不影響嗎，譬如原本3V代表1，0v代表0。現在資料輸入的是2.7v，3.3v代表1,0.3v代表0。也不影響嗎？
資料電壓的高低會不會影響0和1的判斷速度？會不會影響輸出的電壓？

---

seafood兄您好，

以小弟粗淺的電學常識所知，flip-flop的輸入波形以及強度和輸出波形無關。
輸入波形只要不要太差，在判斷0和1的門檻時沒有出錯，就不會有問題。
重點並不在low和high的電壓為何，重點反而是在方波上升緣和下降緣過01判讀門檻的時候，有沒有遲疑。

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

引用:

---

作者: bchsieh

其實McDualXO如果上面三組3.3V電源不改的話，McFifo + McDualXO也只要兩組5V電源，跟FifoPi一樣。

---

Hi BC兄
目前McDualXO 可用的輸入DC有三種：

1, 5Vx1--->一組DC 5V供板上三塊穩壓LDO小板轉3.3Vx3
2, 3.3Vx1--->穩壓LDO 3.3V 供原來 DC 5V ，直接給3.3V (折斷LDO+IN和OUT引腳短路)
3, 5Vx1+3.3Vx3--->一組DC 5V+3.3Vx3進GND&OUT (折斷LDO)

想請教您，假設供電的功率一樣，您會選擇一組"單路 穩壓LDO 3.3V "還是三組多路"一組DC 5V+3.3Vx3進GND&OUT "呢?
當然"3 "各組獨立會比較少干擾，而"2"可以共用其他組的電可能暫態會好一點，就我所知海盜船的AXI系列是都是單路，而Antec HCP Platinum系列是都是多路，以"聲音" 來說您試過在McDualXO上單路與多路的區別嗎? (目前電源經費被凍結，不能上好上滿) 另外也想請教您的McFifo也是跟McDualXO一樣的供電嗎? (很抱歉，一下問了這麼多問題如有冒犯還請見諒)

引用:

---

作者: Higuma

那你試試兩個方向,

1.其他不動下單獨CPU調成3.3Ghz

2.其他不動,單獨將ram調回1600mhz,再放寬CL讓系統可以穩定運作

你用的ram應該也是高階模組,1.2V 1600mhz下CL應該也不會太難看,

其中2如果你已經試過了就不用了,單純只是建議讓ram跟CPU成整數倍,

減少互調失真(intermodulation distortion),雖然詳細原理我也不懂,

但之前發現這個聽感經驗後請教BC謝兄,他是提到這個干擾來源.

另外針對Ram相關設定,我目前的經驗是:

1. 1T mode比2T好太多,2T的負面效果比放寬CL多太多(intel平台不知道有沒有Gear Down Mode,如果有,也選擇停用)

2. 不採用除頻模式(維持CPU:RAM=100:100),開啟除頻的負向效果跟2T一樣慘烈

3. 最主要的前四項參數(CL TRCD TRP TRAS),前三項在維持一致下調到穩定運作的下限,第四項(TRAS)則根據SPD的倍率做微調,

但基本上CL TRCD TRP在最低下限的時候,TRAS能穩定的極限大概也就是SPD預設好的倍率值附近,畢竟那是原廠tune過的結果.

4. 其他細項時序我會用Auto,超頻主機板通常都會幫你調到不錯的參數,自己調不見得比較好(最主要是效益也不大了)

5. 調完記得開機跑記憶體延遲測試n次,照理說應該要降低,否則表示你調過頭,傳輸錯誤率太高拖累延遲(這情況通常你穩定性測試也會過不了)

6. Spread Spectrum之類的功能記得關掉,那會直接讓訊號品質劣化

7. VRM switching frequency拉到最高(我知道你已經調了,給其他人參考用)

8. VRM電源管理模式選擇啟用最大相數以及電流優先

---

感謝Higuma兄分享。
昨晚將cpu/ram從2.5G(100X25)/DDR2.13G(66.67X16@CL13,1.05V)降到1.6G(100X16)/DDR1.6G(66.67X12@CL10,1.05V)，
沒想到差這多，更高音壓卻不刺耳，音像定位無論左中右跟深度都很明確，而且音色呈現更為真實。
音色要真實表示整個泛音結構都要完整，否則只能靠腦補。

引用:

---

作者: seafood

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

---

基本上沒有影響，除非data的波動嚴重到影響0、1的判斷～
Data在這裡可以是類似開關的角色，只要0、1的判斷沒問題，輸出就是獨立clock(或是bc兄提到的flip-flop)決定的

引用:

---

作者: seafood

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

---

seafood兄您好，

數位只看有沒有通過門檻，只要波形不在門檻來回跳動，就不會影響波形。
就算輸入波型是正弦波，輸出仍然是方波。

下圖就是一個問題波型的例子，取自Tektronix application note: How to use a mixed signal oscilloscope to test digital circuits
附件 33372

最上方的黃色波型，是很醜的時鐘波型，最下方的方波是從這個黃色波型讀出數位訊號的結果。
可以發現正中間有個時鐘方波的前面，多了一個小方波。
就是因為上方黃色波型在過01判讀門檻時，在門檻來回多跑動了一次，所以就跑出另外一個小方波。
這就是為什麼我們一直強調，方波的slew rate越高越好。
因為訊號的slew rate越高，就越不容易因為雜訊而增加jitter，也更不容易讓波型在門檻上下跳動，導致數位資料錯誤。

引用:

---

作者: chinpunto

Hi BC兄
目前McDualXO 可用的輸入DC有三種：

1, 5Vx1--->一組DC 5V供板上三塊穩壓LDO小板轉3.3Vx3
2, 3.3Vx1--->穩壓LDO 3.3V 供原來 DC 5V ，直接給3.3V (折斷LDO+IN和OUT引腳短路)
3, 5Vx1+3.3Vx3--->一組DC 5V+3.3Vx3進GND&OUT (折斷LDO)

想請教您，假設供電的功率一樣，您會選擇一組"單路 穩壓LDO 3.3V "還是三組多路"一組DC 5V+3.3Vx3進GND&OUT "呢?
當然"3 "各組獨立會比較少干擾，而"2"可以共用其他組的電可能暫態會好一點，就我所知海盜船的AXI系列是都是單路，而Antec HCP Platinum系列是都是多路，以"聲音" 來說您試過在McDualXO上單路與多路的區別嗎? (目前電源經費被凍結，不能上好上滿) 另外也想請教您的McFifo也是跟McDualXO一樣的供電嗎? (很抱歉，一下問了這麼多問題如有冒犯還請見諒)

---

chinpunto兄您好，

選項2不可行，因為McFifo的隔離端是由McDualXO的5V來供電的。
您可以仔細看一下McDualXO電路板，白色排線最靠XO的那一隻腳，是直接接在5V+上面的。

其實選項3還有很多種組合：
A. 5Vx1 + 3.3Vx3
B. 5Vx1 + 3.3Vx2
C. 5Vx1 + 3.3Vx1
而B和C又各有幾種組合，因為3.3V分別供電給XO、reclock、driver。
哪些3.3V要獨立供電，可以選擇一下。

這3組3.3V供電，電路分別為：
1. XO供電：ADM7154 -> 2顆XO
2. driver供電：LDO -> 兩組LDO -> 3L553
這裏出錯了，抱歉。因為後來小弟想了想，LDO輸出已經是3.3V了，怎麼可能再經過兩組LDO電壓還夠高..
所以用電表仔細量了一下，發現三組3.3V電源都是直接一階穩壓供電。
另外這兩組LDO是用來開關74374的，並非供電用。
3. reclock供電：LDO -> 兩顆74374

可見Ian對clock driver供電的重視程度。
反觀兩顆74374只有一階穩壓而已。
其實根據經驗，小弟認為74374的穩壓對聲音有絕對性的影響，其重要性不會小於XO的供電。
上面刪除，原因如上述.. (blush)

說實在的，要選擇哪一組3.3V比較不重要，其實很難選... XD
當初小弟是四組獨立供電直上，根本沒聽過原始供電的聲音。
因為當初推薦小弟一定要玩Ian's Fifo的一位朋友，跟小弟說不用考慮，直接上四組獨立電源就對了。(devil)

小弟的McFIFO和McDualXO的供電完全相同，因為當時買了一堆LT3042，不用白不用，到現在還沒用完呢.. XD


您可以考慮三組3.3V共享同一個變壓器抽頭，因為LT3042/LT3045的PSRR非常高，理論上互相影響的程度非常低才對。

明白了，重要的是不要在門檻跳動。
slew rate高，對應的就是rising time要低，bandwith要寬對吧？所以要選Ghz級的flip flop。

現在另一個問題，FPGA也有D flip flop，也常常用來輸出。查不到FPGA的flip flop帶寬，但是FPGA的輸出常常能達到幾百Mbps，甚至幾Gbps。所以用FPGA實現的SuperDSP，有沒有可能勝過potato的flip flop呢？

樂之邦還有一個黑科技，就是用SuperCLK消除時鐘抖動調整時鐘相位，而且SuperCLK也是FPGA實現的，可以直接輸出給SuperDSP，距離幾十nm。相比電路板上幾cm的走線，距離近了10^5倍。

引用:

---

作者: seafood

明白了，重要的是不要在門檻跳動。
slew rate高，對應的就是rising time要低，bandwith要寬對吧？所以要選Ghz級的flip flop。

現在另一個問題，FPGA也有D flip flop，也常常用來輸出。查不到FPGA的flip flop帶寬，但是FPGA的輸出常常能達到幾百Mbps，甚至幾Gbps。所以用FPGA實現的SuperDSP，有沒有可能勝過potato的flip flop呢？

樂之邦還有一個黑科技，就是用SuperCLK消除時鐘抖動調整時鐘相位，而且SuperCLK也是FPGA實現的，可以直接輸出給SuperDSP，距離幾十nm。相比電路板上幾cm的走線，距離近了10^5倍。

---

seafood兄您好，

Ian's McFIFO用的FPGA是Intel Altera Cyclone IV， datasheet連結如下：
https://www.intel.com/content/dam/ww...cyiv-53001.pdf
這片FPGA的輸出就如您所說的，可以高達數Gbps，非常快。

小弟不知道用樂之邦的SuperDSP來做D flip-flop能否勝過Potato Semi，
但就算樂之邦的SuperCLK黑科技超級強大，相位雜訊超級低，
但輸出的卻是SPDIF，就註定無法跟同等級設計的I2S相比。
這是SPDIF編碼的先天限制，是沒辦法改變的。

引用:

---

作者: bchsieh

chinpunto兄您好，

選項2不可行，因為McFifo的隔離端是由McDualXO的5V來供電的。
您可以仔細看一下McDualXO電路板，白色排線最靠XO的那一隻腳，是直接接在5V+上面的。

其實選項3還有很多種組合：
A. 5Vx1 + 3.3Vx3
B. 5Vx1 + 3.3Vx2
C. 5Vx1 + 3.3Vx1
而B和C又各有幾種組合，因為3.3V分別供電給XO、reclock、driver。
哪些3.3V要獨立供電，可以選擇一下。

這3組3.3V供電，電路分別為：
1. XO供電：ADM7154 -> 2顆XO
2. driver供電：LDO -> 兩組LDO -> 3L553
這裏出錯了，抱歉。因為後來小弟想了想，LDO輸出已經是3.3V了，怎麼可能再經過兩組LDO電壓還夠高..
所以用電表仔細量了一下，發現三組3.3V電源都是直接一階穩壓供電。
另外這兩組LDO是用來開關74374的，並非供電用。
3. reclock供電：LDO -> 兩顆74374

可見Ian對clock driver供電的重視程度。
反觀兩顆74374只有一階穩壓而已。
其實根據經驗，小弟認為74374的穩壓對聲音有絕對性的影響，其重要性不會小於XO的供電。
上面刪除，原因如上述.. (blush)

說實在的，要選擇哪一組3.3V比較不重要，其實很難選... XD
當初小弟是四組獨立供電直上，根本沒聽過原始供電的聲音。
因為當初推薦小弟一定要玩Ian's Fifo的一位朋友，跟小弟說不用考慮，直接上四組獨立電源就對了。(devil)

小弟的McFIFO和McDualXO的供電完全相同，因為當時買了一堆LT3042，不用白不用，到現在還沒用完呢.. XD


您可以考慮三組3.3V共享同一個變壓器抽頭，因為LT3042/LT3045的PSRR非常高，理論上互相影響的程度非常低才對。

---

Hi BC兄

感謝您的提醒，回頭查了一下McFifo，McFifo要兩組5V，一組是供Dirty side，一組是供clean side的光耦合IC si8660，不過si8660 可用範圍似乎可以從 5.0V~2.7V，跑150mbps時5V 要用25mA/3.3V要用17.5mA/2.5V要用14mA，如果si8660 VDD1是5V與VDD2是3.3V似乎也可以? 也就是McFifo-->5V(dirty side)+McDualXO -->3.3V (clean side 含McFifo光耦合IC si8660)? 唉! 真想直接上四組獨立電源，唉!

引用:

---

作者: chinpunto

Hi BC兄

感謝您的提醒，回頭查了一下McFifo，McFifo要兩組5V，一組是供Dirty side，一組是供clean side的光耦合IC si8660，不過si8660 可用範圍似乎可以從 5.0V~2.7V，跑150mbps時5V 要用25mA/3.3V要用17.5mA/2.5V要用14mA，如果si8660 VDD1是5V與VDD2是3.3V似乎也可以? 也就是McFifo-->5V(dirty side)+McDualXO -->3.3V (clean side 含McFifo光耦合IC si8660)? 唉! 真想直接上四組獨立電源，唉!

---

chinpunto兄您好，

就算是Si8660可以兩頭吃不同的電壓，小弟也不建議這麼做。
如果您有量過XO運作時，在供電線路上所產生的雜訊，
就知道XO獨立供電，不只是為了讓XO有更好的電源，也是為了不讓XO透過供電線路影響其他電路。
如果您有示波器，建議在XO運作時掛上去量看看，您應該會嚇一大跳。(devil)

ps. 今天仔細查了一下Si866X系列的隔離IC，才發現根本不是光耦隔離，而是用半導體隔離障壁的方式。
這方式聽起來很猛，但小弟尚未仔細研究。
很抱歉之前一直說是光耦，是小弟未盡詳查之責。(blush)

引用:

---

作者: kevintran

除非Psycho你對psychoacoustics 的定義跟我所知的不同，Floyd Toole（以及很多別的音響工作者）都是利用psychoacoustics來設計，比方說，喇叭。
Toole還寫了一整本書，https://www.amazon.com/Sound-Reprodu.../dp/0240520092

---

說對了！我對知覺心理學看法實在跟音響圈裡談到的『psychoacoustics』相差十萬八千里。在此我不知道psychoacoustics 一詞是否己經被工程科學限定為學術用詞？否則把它翻譯成心理聲學或其他類似中文用詞實在是跟知覺心理學相差十萬八千里....:D

舉個最最簡單的例子吧！知覺心理學從來不在乎什麼信躁比的。如果是真正從知覺心理學而來的音響專書，第一章一定得是『信號發覺論』，這個1950年代的古早理論早就說了：信躁比根本幾乎不影響『信號偵測』！

這個理論直接實踐在很多人堅持了十多年的『正確錄音』理論，一直發現『正確的歷史錄音轉錄』或『正確的現代錄音』，信躁比通常不怎麼樣；但是這種正確的聲音，音響效果就是特別像真的一樣。

請注意！我沒有說信躁比不重要，我是說：信躁比跟知覺心理學的關係非常小。當然一定會有人說信躁比不佳的聲音很吵雜，那其實不是在聽音響，是把『信躁比』當成『訊號』在『監聽』信躁比，當然會有那種知覺現象了

連這個1950年代的基本理論都做不到了，實在不知道『psychoacoustics』的『psycho-』是從何而來？？它在音響工程相關學科或許有重大意義，但是在知覺心理學看來是完全說不通的。這個『psycho-』的等級大概只是受試者內省報告的等級，也就是1890年代的水準而己。

所以『psychoacoustics』可能是很重要的學問，那是另一回事；但是說它是純粹自然科學中的實驗心理學，那就是完全說不通了。我只是想強調這一點而己......(angel)

我不確定Psycho你說的是哪一種？
我的認知是像這個. ------------> 這個不是“音響圈”而已喔！

https://www.salford.ac.uk/research/s...sychoacoustics

在美國，Psychoacoustics這門課通常是開在音樂學院底下(和心理系、統計、資訊、電機、資工等等共同授課)喔~ 本身則是心理學的分支，和電機工程、物理學、生理學、資訊科學等等學科的綜合領域。 小弟無聊時去試聽過一兩堂課，基本上是以統計方法為基礎的一門學科。

小弟覺得，反而是音響圈(尤其發燒音響)不太注重psychoacoustics，因為這是和量測、科學強力掛鉤的東西(giggle) 經常背離或推翻"聽感派"對音響調整的"詮釋"與"理念"。

哈曼國際是少數例外。 更正確地說，有涉足專業音響器材的廠商大部分還是很關心psychoacoustics的。
(附帶一提，AudioScienceReview的主事者Amir本身很熟悉psychoacoustics。

另外小弟讀過JCR先生的訪談，他對JMR喇叭的設計理念的一部分其實挺符合最近ASR對喇叭量測的評價標準。另外JCR先生(至少對外態度)認為音響的未來會走向DSP主動分音~
(ASR的喇叭量測基本上就是Dr. Toole的"教科書"標準。
(當然JMR喇叭量測會不會"好"是另外一回事了，bchsieh兄說不定哪天也來測量喇叭了(誤

引用:

---

作者: arnoldonomics

[恕刪]
(當然JMR喇叭量測會不會"好"是另外一回事了，bchsieh兄說不定哪天也來測量喇叭了(誤

---

arnoldonomics兄您好，

其實小弟在測量器材之前，一開始玩測量就是測喇叭.. (blush)

http://www.myav.com.tw/bbs/showthrea...2&pagenumber=5

引用:

---

作者: bchsieh

chinpunto兄您好，

就算是Si8660可以兩頭吃不同的電壓，小弟也不建議這麼做。
如果您有量過XO運作時，在供電線路上所產生的雜訊，
就知道XO獨立供電，不只是為了讓XO有更好的電源，也是為了不讓XO透過供電線路影響其他電路。
如果您有示波器，建議在XO運作時掛上去量看看，您應該會嚇一大跳。(devil)

ps. 今天仔細查了一下Si866X系列的隔離IC，才發現根本不是光耦隔離，而是用半導體隔離障壁的方式。
這方式聽起來很猛，但小弟尚未仔細研究。
很抱歉之前一直說是光耦，是小弟未盡詳查之責。(blush)

---

Hi BC兄

您說得對，兩組5V+3.3V確實會比較理想，不過在聽完教授的音響後，我對"雜訊"聲音與聽力的關係想進一步了解，所以還是會接3.3V一組聽看看，看這些"雜訊"的影響是怎樣的聲音，非常感謝您。(之前買過一台二手的示波器，出差的時候被"歹人"丟掉)
另外之前找USB ioslator時，有看過USB isolator Intona 也是使用Si8660 ，Si8660是運用RF高頻調變訊號避過雜訊隔離。

引用:

---

作者: bchsieh

arnoldonomics兄您好，

其實小弟在測量器材之前，一開始玩測量就是測喇叭.. (blush)

http://www.myav.com.tw/bbs/showthrea...2&pagenumber=5

---

bchsieh兄您好，小弟想說的是像測量Spinorama一類的...(blush)(blush)

附件 33373